Mouser German Blog

(Source: graphicINmotion/Shutterstock.com)

Neue Technologien und Anwendungen, in Verbindung mit kompakteren Gehäusen und höheren Konnektivitätsanforderungen, verschieben die Grenzen der derzeitigen Prozessoren und ihrer Stromversorgungssysteme. Diese Prozessoren müssen immer mehr Audio- und Videodaten, HD-Grafiken, Streaming, Spiele und alles dazwischen unterstützen. Mit der Zunahme von Volumen und Qualität der Inhalte steigt auch der Wunsch, bessere Leistung auf weniger Raum zu bieten. Dieser benutzerorientierte Ansatz rückt die Integration in den Vordergrund und macht sie zu einem begrenzenden Faktor bei der Technologieentwicklung.

Die Herausforderung, eine hohe Leistung zu erreichen und gleichzeitig die Kosten zu senken, brachte die Ingenieure dazu, SoC-ICs (System-on-Chip) zu entwickeln. Diese Lösungen integrieren viele Systemfunktionen in einem IC und reduzieren dadurch Stromverbrauch, Kosten und Aufwand sowie das technische Wissen, das für die Implementierung von Funktionen erforderlich ist, wie z. B. Video- und Grafikverarbeitung. Um eine hohe Leistung zu vertretbaren Kosten zu erreichen, müssen die Hersteller SoCs in einem Deep-Sub-Micron CMOS-Prozess mit Strukturgrößen unter 16 nm entwickeln.

Solche SoCs setzen Stromversorgungen voraus, die hohe Ströme liefern können. Dies kann eine Herausforderung bei der Realisierung von Submikron-CMOS-Prozessen sein. Für Stromversorgungsschaltungen sind große Transistoren erforderlich, die hohe Ströme verarbeiten und hohen Spannungen (relativ zur Kernspannung) standhalten müssen. Diese Eigenschaften sind diametral entgegengesetzt zu den Eigenschaften von Transistoren, die in digitalen Schaltungen verwendet werden. Daher ist es technisch anspruchsvoll (oder unmöglich), Stromversorgungen auf demselben Chip wie die digitalen Schaltungen zu implementieren, und es ist wahrscheinlich auch nicht wirtschaftlich, dies zu tun. Im Wesentlichen gab es diese Inkompatibilitäten beim IC-Design schon immer, aber sie werden noch verstärkt, wenn moderne Prozessoren in immer kleineren CMOS-Prozessen realisiert werden.

An dieser Stelle erläutern wir das Management und die Optimierung des SoC/PMIC-Codesigns durch die NXP i.MX 8M-Prozessorfamilie (Mini und Nano) und ROHM BD71847/BD71850. Diese Lösungen wurden ausgewählt, weil ihre Kombination aus Funktionen, geringer Bauteilezahl und kompaktem Footprint OEMs in die Lage versetzt, schnell vernetzte Geräte zu entwickeln und zu fertigen.

Kompromisse und Lösung

Eine höhere Leistungsintegration auf Systemebene auf dem SoC hat mehrere Auswirkungen:

• Verringerte Designflexibilität
• Suboptimale Systemeffizienz
• Höhere Entwicklungs- und Stücklistenkosten
• Längere Zeit bis zur Markteinführung  

Diese Abwägung dieser Auswirkungen bietet bei der Entwicklung moderner Prozessoren und ihrer Leistungs-Subsysteme eine Chance für Innovationen auf Systemebene.

Möglichkeiten zur Verbesserung der Designflexibilität

Der NXP i.MX 8M/8Mini/Nano hat weder integrierte DC/DC-Wandler noch Low-Dropout-Regler (LDOs). Ähnliche SoCs haben auch keine integrierten DC/DC-Wandler, aber viele verwenden On-Chip-LDOs, um eine externe Stromschiene in eine niedrigere Spannung für die Prozessorkerne umzuwandeln, wobei auf die Kerne eine dynamische Spannungs- und Frequenzskalierung (Dynamic Voltage and Frequency Scaling, DVFS) angewendet wird. Dadurch, dass DC/DC- und LDOs nicht auf dem Chip integriert sind, haben die SoC-Designer teure 14-nm-Siliziumressourcen voll ausgeschöpft, die für digitale Funktionen wie Prozessorkerne, Caches und Audio-/Video-Hardwarebeschleuniger optimiert sind. Da sie nicht durch Anforderungen an die On-Chip-Stromverwaltung belastet werden, können sie eine (externe) Stromarchitektur konzipieren, welche die Prozessorentwicklung erleichtert und nicht einschränkt. Die relativ große Anzahl von Stromschienen (8 Bucks und 7 LDOs), die der i.MX 8M benötigt, ist ein Indiz für diese Freiheit. Gleichzeitig haben die PMIC-Designer von ROHM ihre Leistungsschaltkreise in ROHMs 130-nm-Bipolar-CMOS-DMOS (BCD)-Prozess implementiert, der für Power-Management-Funktionen optimiert ist. Jedes Team hatte die Freiheit, den am besten geeigneten Prozess und die am besten geeigneten IPs für die anstehenden Aufgaben zu verwenden.

Möglichkeiten zur Verbesserung der Systemeffizienz

Durch die Implementierung von Leistungsschaltungen im 130 nm BCD-Prozess können die Bucks von BD71847AMWV/BD71850MWV (Abbildung 1) einen Wirkungsgrad von bis zu 95 Prozent bei 0,7 V–3,3 V Ausgangsspannung erreichen. Auf Systemebene lässt sich der Wirkungsgrad weiter verbessern, wenn ein externer DC/DC verwendet wird, der DVFS direkt an den Prozessorkern anlegt. Die Verwendung eines externen DC/DC mit On-Chip-LDO für DVFS bedeutet schließlich eine zweistufige Umwandlung, die zusätzliche Verluste in der 2. Stufe mit sich bringt. 

Ein häufig übersehener Aspekt ist die Genauigkeit der Ausgangsspannungen (+/-1,5 Prozent). Zusammen mit der höheren Auflösung im Einstellschritt der Ausgangsspannung (10 mV-Schritt) kann die Power-Manager-Software die Ausgangsspannung einer Stromschiene präzise auf dem niedrigsten Niveau einstellen, um den Stromverbrauch zu minimieren und dennoch den Betrieb des von dieser Stromschiene gespeisten Subsystems mit der gewünschten Frequenz zu ermöglichen.

Abbildung 1: Der PMIC BD71850MWV von ROHM Semiconductor integriert alle Stromschienen, die die i.MX 8M Nano-Prozessoren und Systemperipheriegeräte benötigen, sowie einen Sequenzer, der mit den von den i.MX 8M Nano-Prozessoren unterstützten Leistungsmodi kompatibel ist. Dadurch lässt sich die Entwicklungszeit erheblich verkürzen, die Größe verringern und das Anwendungsdesign vereinfachen. (Quelle: Mouser Electronics)

Möglichkeiten zur Senkung der Entwicklungs- und Stücklistenkosten

Angesichts des anhaltenden Marktdrucks, zusätzliche Funktionen zu integrieren und/oder Abmessungen und Gewicht der Produkte zu reduzieren, suchen Ingenieure ständig nach Möglichkeiten, mehr Funktionen in ICs zu integrieren und die Zuverlässigkeit zu verbessern. Ein höheres Integrationsniveau kann jedoch auch höhere Entwicklungs- und Chipkosten nach sich ziehen. Die Entkopplung der SoC-Entwicklung von der Entwicklung des Power-Managements bietet jedem die Möglichkeit, in seinem eigenen optimalen Tempo voranzukommen. Jeder Schritt im Prozess – von Design und Verifikation, über IC-Layout bis hin zur IC-Fertigung – gelingt einfacher und schneller und verbessert die Chancen, von Beginn an fehlerfreie Chips zu erhalten. Die geringeren (Gesamt-)Chip-Kosten ergeben sich aus der Implementierung von Leistungsfunktionen auf dem kostengünstigeren (BCD-)Prozess.

Möglichkeiten zur Verkürzung der Markteinführungszeit

Wie bei vielen Technologieunternehmen ist die Zeit bis zur Markteinführung kritisch. Bei hochkomplexen Komponenten wie z. B. Anwendungsprozessoren führt die Trennung der Entwicklungen von grundsätzlich inkompatiblen Technologien wie digitalen Verarbeitungselementen (CPU, Hardware-Beschleunigern) und Energiemanagement zu geringerem Entwicklungsaufwand und geringerem Risiko, was wiederum zu einer schnelleren Markteinführung führt.

Fazit

Die Überlegungen zum Design programmierbarer PMIC für SoC weisen auf Kompromisse bei der Benutzererfahrung und der Produktentwicklung hin. Der 8M/8MM/Nano von NXP und der 847/850 von ROHM Semiconductor sind hochentwickelte Produkte, die einen Erfolg an beiden Enden des Produktlebenszyklus ermöglichen. Die Anwendungen reichen von Streaming-Media-Boxen und Dongles über AV-Receiver und drahtlose Soundbars bis hin zu industriellen HMI-, SBC-, IPC- und Panel-Computern, bei denen diese Komponenten aufgrund ihrer robusten Leistung zum Einsatz kommen. Die Halbleiter optimieren benutzerkritische Merkmale - Leistung und Preis - mit herstellerfreundlichen Vorteilen wie Designflexibilität und Produkteinführungszeit. Dabei handelt es sich um marktreife Produkte, die das entscheidende Gleichgewicht zwischen der Flexibilität nicht-integrierter Komponenten und hochintegrierter PMIC-SoC demonstrieren.